【半導体：Part 4】GAA（Gate All Around：ゲート・オール・アラウンド）構造における主な変更点とは？

※「【半導体：Part 3】トランジスタの進化とGAA（Gate All Around：ゲート・オール・アラウンド）の関係とは？」の続き

前章では、半導体トランジスタの進化とGAA（Gate All Around：ゲート・オール・アラウンド）の関係を詳しく解説しております。

本稿の内容への理解をより深めるために、是非、インベストリンゴのプラットフォーム上にて、前章も併せてご覧ください。

GAA（Gate All Around：ゲート・オール・アラウンド）の主な変更点

アプライド・マテリアルズ（AMAT）のビデオを参考に、GAA製造工程で際立っているポイントをいくつか紹介します。

1. 積層ナノシートの作成

これはFinFETのフィンを作るよりも複雑に見えますが、基本的な考え方は同じです。

トランジスタのゲートとなるナノシートは、FinFETのフィンと同様にシリコンウェハー上に積み重ねて構築されます。

この工程では、シリコンとシリコン・ゲルマニウム（SiGe）を交互に成膜するエピタキシャル成長プロセス（基板の結晶構造に合わせて、その上に新しい結晶層を成長させる技術）を使用し、各層の厚さは約35原子分です。

2. 選択的エッチング

エッチングは半導体製造において常に重要なプロセスですが、GAAではトランジスタの形成に必要なトレンチやスペーサーの精密な寸法を確保するために、500:1という非常に高い選択比が要求されます。

これは非常に厳しい条件です。

この点については、SemiEngineeringの記事でGAAにおける選択的エッチングの詳細が紹介されています。

（原文）“Selective etching refers to the process of removing material with extreme selectivity at >1000:1, and little material loss: <2Å or one monolayer of atoms. To put that into context, normal etch selectivity is in the 20:1 range,” said Ian Latchford, director of product marketing at Lam Research.

（日本語訳）「選択的エッチングとは、1000:1以上という非常に高い選択比で特定の材料を取り除くプロセスで、材料の損失も2オングストローム以下（原子1層分程度）に抑えられます。参考までに、通常のエッチングの選択比は20:1程度です」と、ラムリサーチ（LRCX）のプロダクトマーケティングディレクターであるイアン・ラッチフォード氏は述べています。

3. eBeamメトロロジー

GAAトランジスタの微細な寸法を計測するため、従来の光学計測では対応が難しい重要な工程が増えています。

このため、電子ビーム（eBeam）計測への移行が長年にわたって進められてきました。

例えば、アプライド・マテリアルズは2023年2月に初のeBeam計測ツールを発表しています（詳細はこちら）。

アプライド・マテリアルズ、新しいeBeam計測システムで高NA EUVリソグラフィーを推進

（日本語訳）カリフォルニア州サンタクララ、2023年2月28日（GLOBE NEWSWIRE）—アプライド・マテリアルズ社は本日、EUVおよび次世代の高NA EUVリソグラフィーで作られた半導体デバイスの重要な寸法を精密に測定するための新しいeBeam計測システムを発表しました。

（出所：アプライド・マテリアルズのHP）

（原文）The VeritySEM 10 system is also being adopted by chipmakers for critical dimension metrology applications in 3D designs, including Gate-All-Around (GAA) logic transistors and 3D NAND memories, where the system’s back-scattered electrons enable high-resolution imaging of deep structures. Among the applications for GAA chips, the VeritySEM 10 is being used to measure and characterize the selective epitaxy process which is key to transistor performance. For 3D NAND memories, the system provides a large field of view and high depth of focus to measure entire staircase interconnect structures and help tune etch process recipes.

（日本語訳）   VeritySEM 10システムは、Gate-All-Around（GAA）ロジックトランジスタや3D NANDメモリといった3D設計における重要寸法の計測にチップメーカーから採用されています。このシステムは反射電子を利用することで、深い構造を高解像度でイメージングできるのが特長です。GAAチップにおいては、トランジスタ性能に重要な選択的エピタキシャル成長プロセスの計測や特性評価に使用されています。また、3D NANDメモリでは、広い視野と高い焦点深度を備え、階段状のインターコネクト構造全体を測定してエッチングプロセスの調整に役立っています。

4. 原子層堆積（ALD）

GAAでは、FinFETに比べてALDの利用がさらに増えています。

そのため、ALDの単一チャンバーで市場をリードするASMインターナショナル（ASM:NA）や、バッチ式ALDツールのリーダーである国際電気に注目が集まっています。

ASMインターナショナルの2023年の投資家向けプレゼンテーションでは、GAAがALDにどのような技術的および成長の機会をもたらすかが詳しく説明されています。

ロジックGAAにより、ALDやエピタキシャル成長に新たなチャンスが生まれる

（出所：ASMインターナショナルのプレゼンテーション資料）

これらのFinFETとGAA製造の4つの違いを考慮すると、トランジスタの基本的な製造方法自体には根本的な変化はないと言えます。

使用するプロセスは同じですが、その配分が異なり、ALDや選択的エッチングの割合が増えているのです。

また、ツールも同じですが、eBeam計測の導入など、より高度な技術が採用されています。

GAA（Gate All Around：ゲート・オール・アラウンド）への移行に関する結論

まとめとして、歴史的な観点から見ると、GAAへの移行は「革命」ではなく「進化」のプロセスと言えます。

したがって、TSMC（TSM）はFinFETで築いた技術リーダーシップをGAAにそのまま引き継ぐことができると期待されます。

一方、サムスン電子（005930.KS）やインテル（INTC）は最先端のFinFETプロセスの立ち上げに苦労しており、その課題をGAAでも抱える可能性が高いでしょう。

私はこのような展開になると見ていますが、どうなるか引き続き注目したいと思います！

また、その他のサムスン電子（005930.KS）に関するレポートに関心がございましたら、是非、こちらのリンクより、サムスン電子のページにてご覧いただければと思います。

加えて、私のプロフィール上にて、私をフォローしていただければ、最新のレポートがリリースされる度にリアルタイムでメール経由でお知らせを受け取ることが出来ます。

私の半導体に関するレポートに関心がございましたら、最新のレポートを見逃さないために、是非、フォローしていただければと思います。

さらに、足元では、下記のレポートにおいて、サムスン電子の最新の決算に関して詳しく解説しております。

同社に対する理解を深めるために、是非、これらのレポートも併せてご覧いただければと思います。

---

キーティング氏のその他の半導体関連銘柄のレポートに関心がございましたら、是非、こちらのリンクより、キーティング氏のプロフィールページにアクセスしていただければと思います。