ボトルネック・ヒューリスティック——MEMS、LCoS、DBS、シリコンフォトニクスの物理と限界 Pt.5

Pt.1はこちら ｜ Pt.2はこちら ｜ Pt.3はこちら ｜ Pt.4はこちら

ノート：

本記事は、前回の「ボトルネック・ヒューリスティック Pt.4」におけるOCSアーキテクチャの分析を引き継ぎ、4つのコア技術（MEMS、LCoS、Piezo/DBS、シリコンフォトニクス）の物理的制約、製造コスト、そして2030年代に向けた将来予測を深く掘り下げるものです。

これまでの議論に続き、なぜシリコンフォトニクスが長期的に全ての課題を解消し得る究極のロードマップを持つのかを解説します。

1. 4つのOCS技術：物理、限界、そして長期的ロードマップ

1.1 ランドスケープ（全体像）

現在、4つの主流なOCS技術ロードマップが登場しており、遅延時間（レイテンシ）、ポート密度、挿入損失、コスト、および成熟度の面で急峻に異なっている。

(出典: Convequity)

MEMS（微小電気機械システム：シリコン基板上に微細な可動ミラーなどを集積する技術）は現在、OCS市場の70%以上のシェアを占めており、本番環境への展開をリードしている。そのウェハスケール製造とボリュームに応じた強力なコストスケーリングにより、ハイパースケール事業者にとってデフォルトの選択肢となっており、ルメンタム（LITE）やCalient（グーグル（GOOG）のOEMパートナー）などのベンダーが恩恵を受けている。

LCoS（反射型液晶）は、速度と損失の面でMEMSと類似した性能プロファイルを提供するが、製造コストがより高価であり、ポート接続数を大幅に増やすための技術開発ロードマップが限定されているため、広範な挑戦者というよりはニッチな代替案として位置づけられている。

Piezo/DBS（ピエゾ駆動直接光線ステアリング）（HUBER+SUHNER傘下のPolatis）は、性能に敏感なアプリケーションで際立っている。4つの技術の中で最も低い挿入損失（約1 dB）を達成し、高いポート接続数（576クラスを出荷中）をサポートし、電源を切っても接続状態を維持するラッチ機構により優れた信頼性を提供する。しかし、ウェハスケール経済ではなく、ポートあたりの手作業によるアセンブリに依存しているため、コストスケーリングは弱い。

シリコンフォトニクス（SiPh）導波路ベースのOCSは、長期的には最も有望な技術である。現