04/16/2026
ボトルネック・ヒューリスティック——Blackwellの試練、ASICの台頭、光インターコネクトのチョークポイント Pt.2
コンヴェクィティ ■Blackwellの遅延は構造的問題だった
パッケージングのリスピン、液冷の再設計、NVL72の信頼性問題、SFUボトルネックが重なり、実戦投入は当初計画から約9〜12ヶ月遅延。その間Hopperが主力であり続けた。
■TPUv7がASICの「訓練不可」神話を破壊
AVGO設計のTPUv7がGemini 3 ProでGPT-5を凌駕し、AnthropicのトークンコストをNVDA比約3分の1に削減。カスタムASICの構造的経済シフトが現実に。
■設計パートナーの選択が命運を分ける
MSFTのMaia（MRVL）とAMZNのTrainiumはコスト重視で性能と信頼性が低迷。一方Meta、SoftBank等はAVGOを選択し、正しいアプローチを実証。
■光インターコネクトが次の最重要ボトルネック
NVDAのNVL576は光接続への転換を示すが、InPレーザーの深刻な供給制約に直面。SiPhoが唯一の解決策であり、TSEMが2026年に約5倍の生産能力拡大を計画。
■構造的勝者の二極化
NVDAは訓練市場をシステムレベル統合で防衛する必要がある一方、AVGO、TSEM、SiPho対応トランシーバーメーカーが次のインフラ波の構造的勝者として台頭。
大規模なGPGPU需要はNVDAに力を与えると同時に、脆弱性をもさらけ出した。同社は単に既存チップの生産を増やすだけでは済まなかった。劇的に優れた次世代製品の投入を加速する必要があった。戦略的ロジックは明快だった。顧客がGPU不足に長期間さらされれば、AMDのMI300X、IntelのGaudi 3、GoogleのTPU、各種カスタムASICといった代替アーキテクチャへの投資を本格化せざるを得ない。そしてそれらの代替品が一度でも足場を築けば — たとえ特定ワークロードにおけるperf/$の優位という狭い領域であっても — 時間とともに拡大しうる。NVDAの覇権は、性能対コストのフロンティアを十分な速度で前進させ続け、いかなる競合もその差を埋められないようにすることにかかっていた。
これはクリステンセンの「イノベーターのジレンマ」の逆パターンとも言える状況を生み出した。古典的な定式化では、既存企業は自社の収益性の高い製品を共食いさせることを合理的に拒否するがゆえに失敗し、安価で「十分な」代替品が下から参入して最終的にそれらを駆逐する余地を残してしまう。NVDAは同じ脅威の構図に直面した — 支配的な製品ラインの下で小回りの利く代替品が蠢いていた — が、正反対に対応した。Hopper時代のマージンを守って堀が持つことを期待するのではなく、競合が追いつく前に自社の現行世代を陳腐化させるべく、可能な限り攻撃的に自社ラインアップを共食いさせる方向に動いたのだ。
その結果、NVDAはBlackwellの生産を攻撃的なスケジュールで急いだほか、「SysMoore」と呼ばれる新しいアーキテクチャ手法を模索し、チップ単体レベルだけでなく、ラック、クラスター、データセンターレベルでシステム全体にわたる性能向上の最大化を目指した。ジェンスン・ファンのビジョンは、個々のチップレベルではムーアの法則が減速しているが、シリコン、パッケージング、インターコネクト、冷却、電力供給、ソフトウェアを同時最適化すれば「システムレベルのムーアの法則」は継続できるというものだった。野心的なテーゼだったが、実行は極めて困難を極めた。
Blackwellは複数の次元で重大な問題を抱えていた。まずチップ
Pro Plan専用コンテンツ
この記事の続きを読むには「Pro Plan」にアップグレードする必要があります。